home *** CD-ROM | disk | FTP | other *** search
/ Aminet 33 / Aminet 33 - October 1999.iso / Aminet / dev / cross / ava-0.2.5.lha / ava-0.2.5 / avalib / avr / 4434def.inc < prev    next >
Encoding:
Text File  |  1999-03-23  |  6.9 KB  |  359 lines
  1. ;***************************************************************************
  2. ;* A P P L I C A T I O N   N O T E   F O R   T H E   A V R   F A M I L Y
  3. ;* 
  4. ;* Number        :AVR000
  5. ;* File Name        :"4434def.inc"
  6. ;* Title        :Register/Bit Definitions for the AT90S4434
  7. ;* Date                 :98.05.22
  8. ;* Version              :1.22
  9. ;* Target MCU        :AT90S4434
  10. ;*
  11. ;* DESCRIPTION
  12. ;* When including this file in the assembly program file, all I/O register    
  13. ;* names and I/O register bit names appearing in the data book can be used.
  14. ;* In addition, the six registers forming the three data pointers X, Y and
  15. ;* Z have been assigned names XL - ZH. Highest RAM address for Internal 
  16. ;* SRAM is also defined 
  17. ;*
  18. ;* The Register names are represented by their hexadecimal address.
  19. ;* 
  20. ;* The Register Bit names are represented by their bit number (0-7).
  21. ;* 
  22. ;* Please observe the difference in using the bit names with instructions
  23. ;* such as "sbr"/"cbr" (set/clear bit in register) and "sbrs"/"sbrc" 
  24. ;* (skip if bit in register set/cleared). The following example illustrates
  25. ;* this:
  26. ;* 
  27. ;* in    r16,PORTB        ;read PORTB latch
  28. ;* sbr    r16,(1<<PB6)+(1<<PB5)    ;set PB6 and PB5 (use masks, not bit#)
  29. ;* out  PORTB,r16        ;output to PORTB
  30. ;*
  31. ;* in    r16,TIFR        ;read the Timer Interrupt Flag Register
  32. ;* sbrc    r16,TOV0        ;test the overflow flag (use bit#)
  33. ;* rjmp    TOV0_is_set        ;jump if set
  34. ;* ...                ;otherwise do something else
  35. ;***************************************************************************
  36.  
  37. ;***** I/O Register Definitions
  38. #define    SREG     $3f
  39. #define    SPH     $3e
  40. #define    SPL     $3d
  41. #define    GIMSK     $3b
  42. #define    GIFR     $3a
  43. #define    TIMSK     $39
  44. #define    TIFR     $38
  45.  
  46. #define    MCUCR     $35
  47. #define    MCUSR     $34
  48.  
  49. #define    TCCR0     $33
  50. #define    TCNT0     $32
  51.  
  52. #define    TCCR1A     $2f
  53. #define    TCCR1B     $2e
  54. #define    TCNT1H     $2d
  55. #define    TCNT1L     $2c
  56. #define    OCR1AH     $2b
  57. #define    OCR1AL     $2a
  58. #define    OCR1BH     $29
  59. #define    OCR1BL     $28
  60. #define    ICR1H     $27
  61. #define    ICR1L     $26
  62.  
  63. #define    TCCR2     $25
  64. #define    TCNT2     $24
  65. #define    OCR2     $23
  66. #define    ASSR     $22
  67.  
  68. #define    WDTCR     $21
  69. #define    EEARH     $1f
  70. #define    EEARL     $1e
  71. #define    EEDR     $1d
  72. #define    EECR     $1c
  73. #define    PORTA     $1b
  74. #define    DDRA     $1a
  75. #define    PINA     $19
  76. #define    PORTB     $18
  77. #define    DDRB     $17
  78. #define    PINB     $16
  79. #define    PORTC     $15
  80. #define    DDRC     $14
  81. #define    PINC     $13
  82. #define    PORTD     $12
  83. #define    DDRD     $11
  84. #define    PIND     $10
  85. #define    SPDR     $0f
  86. #define    SPSR     $0e
  87. #define    SPCR     $0d
  88. #define    UDR     $0c
  89. #define    USR     $0b
  90. #define    UCR     $0a
  91. #define    UBRR     $09
  92. #define    ACSR     $08
  93. #define    ADMUX    $07
  94. #define    ADCSR    $06
  95. #define    ADCH     $05
  96. #define    ADCL     $04
  97.  
  98. ;***** Bit Definitions
  99.  
  100. #define    EXTRF     1
  101. #define    PORF     0
  102.  
  103. #define    INT1     7
  104. #define    INT0     6
  105.  
  106. #define    INTF1     7
  107. #define    INTF0     6
  108.  
  109. #define    OCIE2     7
  110. #define    TOIE2     6
  111. #define    TICIE1     5
  112. #define    OCIE1A     4
  113. #define    OCIE1B     3
  114. #define    TOIE1     2
  115. #define    TOIE0     0
  116.  
  117. #define    OCF2     7
  118. #define    TOV2     6
  119. #define    ICF1     5
  120. #define    OCF1A     4
  121. #define    OCF1B     3
  122. #define    TOV1     2
  123. #define    TOV0     0
  124.  
  125. #define    SE     6
  126. #define    SM1     5
  127. #define    SM0     4
  128. #define    ISC11     3
  129. #define    ISC10     2
  130. #define    ISC01     1
  131. #define    ISC00     0
  132.  
  133. #define    CS02     2
  134. #define    CS01     1
  135. #define    CS00     0
  136.  
  137. #define    COM1A1     7
  138. #define    COM1A0     6
  139. #define    COM1B1     5
  140. #define    COM1B0     4
  141. #define    PWM11     1
  142. #define    PWM10     0
  143.  
  144. #define    ICNC1     7
  145. #define    ICES1     6
  146. #define    CTC1     3
  147. #define    CS12     2
  148. #define    CS11     1
  149. #define    CS10     0
  150.  
  151. #define    PWM2     6
  152. #define    COM21     5
  153. #define    COM20     4
  154. #define    CTC2     3
  155. #define    CS22     2
  156. #define    CS21     1
  157. #define    CS20     0
  158.  
  159. #define    AS2     3
  160. #define    TCN2UB     2
  161. #define    OCR2UB     1
  162. #define    TCR2UB     0
  163.  
  164. #define    WDDE     4
  165. #define    WDE     3
  166. #define    WDP2     2
  167. #define    WDP1     1
  168. #define    WDP0     0
  169.  
  170. #define    EERIE     3
  171. #define    EEMWE     2
  172. #define    EEWE     1
  173. #define    EERE     0
  174.  
  175. #define    PA7     7
  176. #define    PA6     6
  177. #define    PA5     5
  178. #define    PA4     4
  179. #define    PA3     3
  180. #define    PA2     2
  181. #define    PA1     1
  182. #define    PA0     0
  183.  
  184. #define    DDA7     7
  185. #define    DDA6     6
  186. #define    DDA5     5
  187. #define    DDA4     4
  188. #define    DDA3     3
  189. #define    DDA2     2
  190. #define    DDA1     1
  191. #define    DDA0     0
  192.  
  193. #define    PINA7     7
  194. #define    PINA6     6
  195. #define    PINA5     5
  196. #define    PINA4     4
  197. #define    PINA3     3
  198. #define    PINA2     2
  199. #define    PINA1     1
  200. #define    PINA0     0
  201.  
  202. #define    PB7     7
  203. #define    PB6     6
  204. #define    PB5     5
  205. #define    PB4     4
  206. #define    PB3     3
  207. #define    PB2     2
  208. #define    PB1     1
  209. #define    PB0     0
  210.  
  211. #define    DDB7     7
  212. #define    DDB6     6
  213. #define    DDB5     5
  214. #define    DDB4     4
  215. #define    DDB3     3
  216. #define    DDB2     2
  217. #define    DDB1     1
  218. #define    DDB0     0
  219.  
  220. #define    PINB7     7
  221. #define    PINB6     6
  222. #define    PINB5     5
  223. #define    PINB4     4
  224. #define    PINB3     3
  225. #define    PINB2     2
  226. #define    PINB1     1
  227. #define    PINB0     0
  228.  
  229. #define    PC7     7
  230. #define    PC6     6
  231. #define    PC5     5
  232. #define    PC4     4
  233. #define    PC3     3
  234. #define    PC2     2
  235. #define    PC1     1
  236. #define    PC0     0
  237.  
  238. #define    DDC7     7
  239. #define    DDC6     6
  240. #define    DDC5     5
  241. #define    DDC4     4
  242. #define    DDC3     3
  243. #define    DDC2     2
  244. #define    DDC1     1
  245. #define    DDC0     0
  246.  
  247. #define    PINC7     7
  248. #define    PINC6     6
  249. #define    PINC5     5
  250. #define    PINC4     4
  251. #define    PINC3     3
  252. #define    PINC2     2
  253. #define    PINC1     1
  254. #define    PINC0     0
  255.  
  256. #define    PD7     7
  257. #define    PD6     6
  258. #define    PD5     5
  259. #define    PD4     4
  260. #define    PD3     3
  261. #define    PD2     2
  262. #define    PD1     1
  263. #define    PD0     0
  264.  
  265. #define    DDD7     7
  266. #define    DDD6     6
  267. #define    DDD5     5
  268. #define    DDD4     4
  269. #define    DDD3     3
  270. #define    DDD2     2
  271. #define    DDD1     1
  272. #define    DDD0     0
  273.  
  274. #define    PIND7     7
  275. #define    PIND6     6
  276. #define    PIND5     5
  277. #define    PIND4     4
  278. #define    PIND3     3
  279. #define    PIND2     2
  280. #define    PIND1     1
  281. #define    PIND0     0
  282.  
  283. #define    SPIE     7
  284. #define    SPE     6
  285. #define    DORD     5
  286. #define    MSTR     4
  287. #define    CPOL     3
  288. #define    CPHA     2
  289. #define    SPR1     1
  290. #define    SPR0     0
  291.  
  292. #define    SPIF     7
  293. #define    WCOL     6
  294.  
  295. #define    RXC     7
  296. #define    TXC     6
  297. #define    UDRE     5
  298. #define    FE     4
  299. #define    OR     3
  300.  
  301. #define    RXCIE     7
  302. #define    TXCIE     6
  303. #define    UDRIE     5
  304. #define    RXEN     4
  305. #define    TXEN     3
  306. #define    CHR9     2
  307. #define    RXB8     1
  308. #define    TXB8     0
  309.  
  310. #define    ACD     7
  311. #define    ACO     5
  312. #define    ACI     4
  313. #define    ACIE     3
  314. #define    ACIC     2
  315. #define    ACIS1     1
  316. #define    ACIS0     0
  317.  
  318. #define    MUX2     2
  319. #define    MUX1     1
  320. #define    MUX0     0
  321.  
  322. #define    ADEN     7
  323. #define    ADSC     6
  324. #define    ADFR     5
  325. #define    ADIF     4
  326. #define    ADIE     3
  327. #define    ADPS2     2
  328. #define    ADPS1     1
  329. #define    ADPS0     0
  330.  
  331. #define    XL     r26
  332. #define    XH     r27
  333. #define    YL     r28
  334. #define    YH     r29
  335. #define    ZL     r30
  336. #define    ZH     r31
  337.  
  338. #define     RAMEND   $15F    ;Last On-Chip SRAM location
  339. #define    XRAMEND  $15F
  340. #define    E2END     $FF
  341. #define    FLASHEND $7FF
  342.  
  343. #define    INT0addr $001    ;External Interrupt0 Vector Address
  344. #define    INT1addr $002    ;External Interrupt1 Vector Address
  345. #define    OC2addr  $003    ;Timer2 compare match Vector Address
  346. #define    OVF2addr $004    ;Timer2 overflow Vector Address
  347. #define    ICP1addr $005    ;Timer1 Input Capture Vector Address
  348. #define    OC1Aaddr $006    ;Timer1 Output Compare A Interrupt Vector Address
  349. #define    OC1Baddr $007    ;Timer1 Output Compare B Interrupt Vector Address
  350. #define    OVF1addr $008    ;Overflow1 Interrupt Vector Address
  351. #define    OVF0addr $009    ;Overflow0 Interrupt Vector Address
  352. #define    SPIaddr  $00A    ;SPI Interrupt Vector Address
  353. #define    URXCaddr $00B    ;UART Receive Complete Interrupt Vector Address
  354. #define    UDREaddr $00C    ;UART Data Register Empty Interrupt Vector Address
  355. #define    UTXCaddr $00D    ;UART Transmit Complete Interrupt Vector Address
  356. #define    ADCCaddr $00E    ;ADC Conversion Complete Interrupt Vector Address
  357. #define    ERDYaddr $00F    ;EEPROM Write Complete Interrupt Vector Address
  358. #define    ACIaddr  $010    ;Analog Comparator Interrupt Vector Address
  359.